搜索

日本要用半导体“纳米压印”技术逆袭

2021-11-15 20:22   浏览量: 234   评论: 0 稿件来源: 日经中文网  

关于绘制尖端半导体的电路不可或缺的“光刻技术”,日本企业出现了实现逆袭的希望。铠侠 (KIOXIA)、佳能和大日本印刷最早将在2025年使如同盖章一样形成电路的“纳米压印”实现实用化。通过省去一部分工序,预计使设备投资最多减少数百亿日元,相关工序的制造成本最多减少4成。在光刻领域不断被夺走份额的日本企业有望重新提升存在感。

日本要用半导体“纳米压印”技术逆袭

日企拿出了推向实用化的时间表

自2017年起,3家日本企业就在铠侠的四日市工厂(三重县四日市市)启动了纳米压印的试制设备的运行。最近,在技术层面拿出了推向实用化的时间表。铠侠的制程技术开发第二部的部长河野拓也表示“技术的基本课题已解决,已开始讨论以量产为前提的运用方法”。

关于在属于半导体基础的硅晶圆上印制电路的光刻工序,通常情况下要透过形成电路设计图的原版(掩膜)用光照射晶圆,以转印二维的电路图案。在印制复杂的电路之际,需利用各种掩膜多次进行转印,逐步形成所需的形状。

日本要用半导体“纳米压印”技术逆袭

铠侠力争在自身的生产线引进(纳米压印的试制设备投入运行的四日市工厂)

一方面,纳米压印则是将形成三维结构的掩膜压在晶圆上被称为液体树脂的感光材料上,同时照射光线,一次性完成结构的转印。这种方式还容易应对使存储元件立体堆叠的复杂结构、用于数据存储的NAND闪存等。现阶段支持的线宽为15纳米(纳米为10亿分之1米),但3家企业力争今后进一步推进微细化。

针对纳米压印,涉足半导体制造设备的佳能设想用于暂时保存数据的DRAM、个人电脑CPU(中央处理器)等负责运算的逻辑半导体。计划广泛向半导体厂商推广。将来还有望应用于智能手机CPU等的尖端半导体。

铠侠则力争在自身的闪存生产线引进纳米压印。将来,在新涉足比15纳米更加微细的半导体之际,有可能充分加以利用。

日本要用半导体“纳米压印”技术逆袭

日本以外的半导体厂商也在关注纳米压印。由于需要设备和原材料等广泛技术,日本暂时走在前面,如果实现实用化,将是世界首次。

制造成本降低4成,耗电量降低9成

目前,线宽微细的尖端半导体在光刻工序中采用被称为“极紫外(EUV)”技术的设备,全球只有荷兰ASML生产这种设备。该设备1台被认为需要约200亿日元左右,还需要专用的测试设备和耗费大量电力。如果引进纳米压印,部分昂贵设备可以省去,在大规模工厂,有望以数百亿日元规模减少设备投资额。

美国英特尔今年3月宣布在美国亚利桑那州投入200亿美元建设工厂。世界最大半导体代工厂商台积电(TSMC)也计划投入120亿美元,在该州建设工厂。对半导体大企业来说,以万亿日元为单位的巨额设备投资成为瓶颈。

纳米压印能省掉成本巨大的光刻工序的一部分,与极紫外光刻相比,能将该工序的制造成本降低4成,耗电量降低9成。

在电价高于其他国家的日本以及电力短缺严重的国家和地区较容易引进,还能同时满足推进二氧化碳减排的半导体企业的需求。眼下,投资者等要求削减制造阶段二氧化碳排放量的呼声正在加强。

2020年下半年浮出水面的全球半导体短缺目前进一步加剧,半导体厂商推进增产的投资意愿正在提高。目前短缺的半导体大部分能利用纳米压印,在广泛半导体的生产方面值得期待。

不过,全面普及也面临课题。其一是微小垃圾的影响。纳米压印是将掩膜直接压在晶圆上,垃圾附着导致的残次品的发生率也将随之提高。为了减少制造时垃圾的发生,有必要携手设备和原材料厂商,推进改良。

或成日本企业实现逆袭的一步

新建尖端半导体的工厂,需要数千~1万亿日元规模的投资。如果能减少数百亿日元的设备投资和制造时的运行成本的纳米压印得到实用化,对于在资金实力和成本竞争力上落后于世界领先企业的日本半导体产业来说,有可能成为实现逆袭的一步。

日本要用半导体“纳米压印”技术逆袭

在半导体的世界市场,日本企业目前的份额在1成以下。以运算用半导体为例,线宽在40纳米以下的产品基本委托台积电等海外厂商代工。正如日本举政府与企业之力吸引台积电在熊本县新建工厂一样,具有投资能力的仅为一部分企业。

美国半导体产业协会(SIA)汇总的调查显示,从运营存储器工厂的成本来看,中国大陆和韩国等,与日本和美国之间存在2~4成的差异。这是因为政府的补贴和优惠政策充实,同时电力和人工费也比日本等更为低廉。纳米压印将有助于提升竞争力。

在制造设备领域,日本企业掌握全球约3成份额,但用于线宽10纳米以下的极紫外设备被ASML垄断。纳米压印具备开辟新天地的可能性。

大日本印刷的负责人表示“终于有了技术上的眉目,来自半导体厂商的洽询正在增加”。虽然实用化仍面临课题,但各界对源自日本的制造技术的期待很高。

日本经济新闻(中文版:日经中文网)佐藤雅哉

纳米压印:是指在属于半导体基础的硅晶圆表面涂布感光树脂、压上带有凹凸的原版(掩膜)、转印电子电路图案的半导体制造技术。只要预先在掩膜上制作成为范本的电路形状,即使是复杂结构也能一次性形成。这比此前的光刻技术更为省电,还具有能压缩制造时的运行成本和设备投资的优势。

另一方面,与目前的半导体制造方法相比,存在生产效率下降的风险。存在的课题是,由于晶圆和掩膜直接接触,容易出现电路上混入细小垃圾和灰尘等的残次品,要实现实用化,仍必须进行制造技术和运用方面的改良。

版权声明:日本经济新闻社版权所有,未经授权不得转载或部分复制,违者必究。

日经中文网 https://cn.nikkei.com​​​​​​​​​​​​​​​​​​​​​​​​​​​​​​​​​​​

分享到:

猜你喜欢

新闻评论

关于我们|广告服务|隐私保护|免责条款|联系我们|

( 京ICP备16056717号-2 )

找客服

回顶部